

【特許請求の範囲】

【請求項 1】

撮像素子を搭載する電子内視鏡がプロセッサ装置を含む本体側装置に接続され、この本体側装置から電子内視鏡へ電源を供給する電子内視鏡装置において、
上記電子内視鏡と上記本体側装置との間を電磁的に結合し、電源及び信号を供給するための電磁結合部と、
上記本体側装置に設けられ、上記電磁結合部へ交流電源を供給するための電源供給回路と、
上記電子内視鏡に設けられ、上記電磁結合部から供給される交流電源を取り出すための電源受給回路と、
上記電磁結合部の供給電源上に上記撮像素子で得られた映像信号を重畳し、かつこの映像信号のフィールド又はフレームの所定のブランキング期間に電子内視鏡側又はプロセッサ側の基準パルスを重畳する波形重畳回路と、
上記電磁結合部の供給電源上に重畳された映像信号と上記電子内視鏡側又はプロセッサ側の基準パルスを分離する分離回路と、
この分離回路から出力された電子内視鏡側又はプロセッサ側の基準パルスに同期した信号を形成する同期信号発生回路と、を設けたことを特徴とする電子内視鏡装置。

10

【請求項 2】

電子内視鏡側又はプロセッサ側の一方の基準パルスを、映像信号の第 1 フィールド又は第 1 フレームの所定のブランキング期間に重畳し、他方の基準パルスを映像信号の第 2 フィールド又は第 2 フレームの所定のブランキング期間に重畳したことを特徴とする上記請求項 1 記載の電子内視鏡装置。

20

【請求項 3】

上記プロセッサ装置では、供給電源上から分離された映像信号の水平ライン信号を上記プロセッサ側同期信号発生器で形成された水平同期信号によって補正することを特徴とする上記請求項 1 乃至 2 記載の電子内視鏡装置。

【請求項 4】

上記供給電源上の映像信号のフィールド又はフレーム内の複数の水平走査ブランキング期間に電子内視鏡側基準パルスを重畳すると共に、この同一のフィールド又はフレーム内で上記電子内視鏡側基準パルスが重畳されない複数の水平走査ブランキング期間にプロセッサ側基準パルスを重畳することを特徴とする上記請求項 1 又は 3 記載の電子内視鏡装置。

30

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は電子内視鏡装置、特にスコープである電子内視鏡をプロセッサ装置に接続するものにおいて、これらの間で電源を供給し、かつ映像信号を伝送するための構成に関する。

【0002】

【従来の技術】

電子内視鏡装置では、例えば固体撮像素子である CCD (Charge Coupled Device) が搭載された電子内視鏡 (スコープ) がプロセッサ装置にケーブル及びコネクタにて接続される。そして、このケーブル及びコネクタを介して、プロセッサ装置からスコープへ電源の供給、各種の制御信号の伝送が行われ、またスコープからプロセッサ装置へ映像信号及び各種の制御信号の伝送が行われる。

40

【0003】

即ち、プロセッサ装置から電源線によって供給された直流電源によってスコープは駆動され、一方スコープの CCD で撮像された映像信号が信号線を介してプロセッサ装置へ送られており、このプロセッサ装置にて映像信号に対し各種のカラー映像処理を施すことによって被観察体像がモニタに表示される。

【0004】

【発明が解決しようとする課題】

50

しかしながら、上記電子内視鏡装置では、スコープとプロセッサ装置を接続するケーブルに電源線と複数の信号線を含んでおり、このケーブルコネクタにおいては多ピン構造となるため、いずれかの接続ピンで接触不良が生じたり、接続ピンが破損したりする恐れがあり、コスト的にも高くなるという問題があった。

【0005】

本発明は上記問題点に鑑みてなされたものであり、その目的は、電子内視鏡とプロセッサ装置を電磁的に結合することにより接続電線をなくすことができ、また電磁結合した場合でも良好な映像を形成することができる電子内視鏡装置を提供することにある。

【0006】

【課題を解決するための手段】

上記目的を達成するために、請求項1記載の発明は、撮像素子を搭載する電子内視鏡がプロセッサ装置を含む本体側装置に接続され、この本体側装置から電子内視鏡へ電源を供給する電子内視鏡装置において、上記電子内視鏡と上記本体側装置との間を電磁的に結合し、電源及び信号を供給するための電磁結合部と、上記本体側装置に設けられ、上記電磁結合部へ交流（AC）電源を供給するための電源供給回路と、上記電子内視鏡に設けられ、上記電磁結合部から供給される交流電源を取り出すための電源受給回路と、上記電磁結合部の供給電源上に上記撮像素子で得られた映像信号を重畳し、かつこの映像信号のフィールド又はフレームの所定のブランキング期間に電子内視鏡側又はプロセッサ側の基準パルスを重畳する波形重畳回路と、上記電磁結合部の供給電源上に重畳された映像信号と上記電子内視鏡側又はプロセッサ側の基準パルスを分離する分離回路と、この分離回路から出力された電子内視鏡側又はプロセッサ側の基準パルスに同期した信号を形成する同期信号発生回路と、を設けたことを特徴とする。

【0007】

請求項2記載の発明は、電子内視鏡側又はプロセッサ側の一方の基準パルスを、映像信号の第1フィールド（インターレース走査の場合）又は第1フレーム（ノンインターレース走査の場合）の所定のブランキング期間に重畳し、他方の基準パルスを映像信号の第2フィールド又は第2フレームの所定のブランキング期間に重畳したことを特徴とする。

請求項3記載の発明は、上記プロセッサ装置では、供給電源上から分離された映像信号の水平ライン信号を上記プロセッサ側同期信号発生器で形成された水平同期信号によって補正することを特徴とする。

請求項4記載の発明は、上記供給電源上の映像信号のフィールド又はフレーム内の複数の水平走査ブランキング期間に電子内視鏡側基準パルスを重畳すると共に、この同一のフィールド又はフレーム内で上記電子内視鏡側基準パルスが重畳されない複数の水平走査ブランキング期間にプロセッサ側基準パルスを重畳することを特徴とする。

【0008】

上記の構成によれば、電子内視鏡とプロセッサ装置が電線を用いずに電磁的に結合され、この電磁結合にて、プロセッサ装置から電子内視鏡へ交流電源が供給されると共に、この交流電源上に波形重畳する形で電子内視鏡からプロセッサ装置へ映像信号が伝送される。また、この映像信号には、例えば最初の第1フィールドにおける第1水平ライン信号のブランキング期間（又はオプティカルブラック期間）に、10パルス程度の電子内視鏡側基準パルス（クロック信号）が重畳され、次の第2フィールドにおける第1水平ライン信号のブランキング期間に、10パルス程度のプロセッサ側基準パルスが重畳される。

【0009】

そして、プロセッサ装置では、例えばPLL動作によって上記10パルス程度の電子内視鏡側基準パルスに同期したクロック信号が形成されると共に、電子内視鏡でも、PLL動作によって上記10パルス程度のプロセッサ側基準パルスに同期したクロック信号が形成され、これらの同期クロック信号とこれによって形成された各種タイミング信号に基づいて映像信号が処理される。これによれば、同期したタイミング信号によって良好な映像信号が得られる。なお、上記とは逆に、プロセッサ側基準パルスを第1フィールドの第1水平ライン信号のブランキング期間に重畳し、スコープ側基準パルスを第2フィールドの第

10

20

30

40

50

1 水平ライン信号のブランキング期間に重畳してもよい。

【0010】

また、電子内視鏡が例えば27万画素の撮像素子を搭載し、プロセッサ装置が41万画素の撮像素子の処理を規準とするように構成されていて、両者で搭載する発振器の発振周波数(27万画素-19.0632MHz、41万画素-28.6363MHz)が異なる場合があるが、請求項3の構成によれば、27万画素の撮像素子で得られた映像信号の水平ライン信号は、プロセッサ装置側の発振信号で形成された水平同期信号によって補正され、水平方向で縮小する(又は拡大する)状態が解消され、良好な画像が得られる。

【0011】

更に、請求項4の構成によれば、例えば1フィールド内の水平走査ブランキング期間に電子内視鏡側基準パルスとプロセッサ側基準パルスが交互に重畳されるので、両者のクロック信号の同期が良好にとれることになり、同期したタイミング信号によって画素単位のサンプリングが良好に行われるという利点がある。この場合も、異なる発振周波数の発振器を搭載する場合に効果を発揮する。

【0012】

【発明の実施の形態】

図1及び図2には、第1実施例の電子内視鏡装置の構成が示されており、この第1実施例では、スコープ(電子内視鏡)AのCCD画素数とプロセッサ装置Bが基準とするCCD画素数が異なる場合について説明する。図1において、スコープAは、電磁的に結合する電磁結合部10によってプロセッサ装置Bに接続される。この電磁結合部10は、プロセッサ装置B側に配置された一次巻線10aとスコープA側の二次巻線10bを有し、これら一次巻線10aと二次巻線10bは所定の間隔で配置されるように構成される。なお、この電子内視鏡装置では、ライトガイドを介して先端部から光照明するための光源装置を備えており、この光源装置に上記スコープAを接続する光コネクタ部に上記電磁結合部10を設け、AC電源を光源装置から供給し、映像信号などは光源装置とプロセッサ装置を結ぶ信号線で伝送するように構成してもよい。

【0013】

上記スコープAには、その先端部に例えば27万画素のCCD12が設けられており、またこのCCD12を駆動するCCD駆動回路13、交流(AC)を直流(DC)に変換する電源供給回路14、この電源供給回路14からのDC電源により複数の電源電圧を形成する電源形成回路15、上記電磁結合部10から供給された交流電源やプロセッサ側基準パルス等を分離する波形分離回路16、供給電源上に映像信号(インターレース走査)を波形重畳しかつこの映像信号の例えば第1フィールド第1水平ライン信号のブランキング期間にスコープ側基準パルスを重畳する波形重畳回路17、プロセッサ側基準パルスの位相と発振信号の位相を比較する位相比較回路18、画素単位のクロック信号(例えば周波数19.0632MHz)、水平同期(HD)信号、垂直同期(VD)信号、リセット信号等の信号を形成するタイミングジェネレータ(TG)19が設けられる。

【0014】

このタイミングジェネレータ19は、27万画素CCD12の駆動用周波数19.0632MHzを発振する水晶発振器19aと可変容量ダイオード19bを有し、上記スコープ側基準パルスとして上記周波数19.0632MHzのクロック信号を出力し、また上記位相比較回路18と共にPLL(Phase Locked Loop)を形成することによってプロセッサ側基準パルスに同期した信号を発生させる同期信号発生回路として機能する。更に、上記CCD12の出力信号を入力するバッファ20及びスコープAの各回路を統括制御するマイコン21等が設けられている。

【0015】

一方、プロセッサ装置Bには、電磁結合部10を介してスコープAへAC電源を供給するための電源供給回路23、供給電源上において制御信号やプロセッサ側基準パルスの波形を第2フィールド第1水平ライン信号のブランキング期間に重畳する波形重畳回路24、高域通過フィルタ(HPF)又は帯域通過フィルタ(BPF)からなり、AC成分である

上記映像信号やスコープ側基準パルスを分離する波形分離回路25が設けられる。この波形分離回路25のHPF又はBPFとしては、例えば周波数 14.32 ± 1.79 MHzの帯域を通過させるものが用いられる。また、この波形分離回路25の出力を入力するように、位相比較回路26及び同期信号発生器(SSG)27が設けられており、この位相比較回路26はスコープ側基準パルスの位相と発振信号の位相を比較し、その位相差に比例した電圧を発生させる。

【0016】

上記同期信号発生器27は、L(コイル)、C(コンデンサ)、R(抵抗)を組み合わせ構成される周知のLCR発振器27a、可変容量ダイオード27b有し、例えば41万画素CCDの駆動用の周波数28.6363 MHzを発生させると共に、このLCR発振器27aと可変容量ダイオード27bの接続点に上記位相比較回路26の出力電圧を入力し、PLLを形成することにより、上記スコープ側基準信号に同期させたクロック信号、水平同期(HD)信号、垂直同期(VD)信号等を発生させる。また、この同期信号発生器27は、分周器を備え、スコープA側CCD12の駆動周波数19.0632 MHzに合わせたクロック信号及びプロセッサ側基準パルスとして、発振周波数28.6363 MHzを2/3分周した19.0909 MHzを形成する。なお、上記LCR発振器27aの代わりに、水晶発振器を用いてもよい。

10

【0017】

更に、このプロセッサ装置Bには、各回路を統括制御するマイコン31が設けられ、更に上記波形分離回路25から映像信号を入力し、相関二重サンプリングを行う相関二重サンプリング(CDS)回路32、A/D変換器33、映像信号に対しカラー映像形成のための各種処理を施すDSP(デジタルシグナルプロセッサ)回路34、映像の拡大・縮小を電子的に行う電子ズーム回路35、D/A変換器36、アンプ37等が設けられる。そして、上記電子ズーム回路35では、通常の拡大・縮小だけでなく、スコープAとプロセッサ装置Bで用いられるクロック周波数の相違によって生じる水平方向の幅の縮小又は拡大を補正する。

20

【0018】

図2には、スコープAの電源供給回路14から波形重畳回路17までの具体的な回路が示されており、上記波形重畳回路17では、電磁結合部10に繋がる電源/信号線70とアースとの間に、コイル L_2 とトランジスタTrが配置され、このトランジスタTrのコレクタがコイル L_2 の一端、エミッタがアースに接続され、このトランジスタTrのベースに、重畳信号として上記バッファ20からの映像信号と上記タイミングジェネレータ19からの基準クロックパルスが与えられる。上記波形分離回路16は、高域通過フィルタ(HPF-これは帯域通過フィルタでもよい)16aと低域通過フィルタ(LPF)16bを有し、このHPF16aは例えば周波数 4.32 ± 1.79 MHzの帯域を通過させるもので、電磁結合部10から供給された信号成分、即ちプロセッサ側基準パルスや制御信号を分離する。また、LPF16bは電源周波数50 Hz又は60 Hzを通過させるものからなり、電磁結合部10から供給されたAC電源を分離する。

30

【0019】

上記電源供給回路14には、上記LPF16bで分離された交流電源を入力し直流に変換するコンバータ14cが設けられ、上記電源形成回路15には、スコープA内で必要とされる例えばDC電圧 V_1 , V_2 , V_3 を形成するためのスイッチングレギュレータ15a, 15b, 15cが設けられる。なお、上述した波形重畳回路17の構成は、プロセッサ装置Bにおける波形重畳回路24の構成としても同様に用いられる。

40

【0020】

第1実施例は以上の構成からなり、上記プロセッサ装置Bの電源を投入すると、電源供給回路23からAC電源が電磁結合部10を介してスコープAへ供給され、このスコープAの波形分離回路16にてAC電源が取り出される。即ち、図3には、AC電源及び信号を重畳及び分離する状態が示されており、この図3(B)の電磁結合部10で供給されるAC電源及び信号は、波形分離回路16のLPF16bにより図3(C)に示される波形1

50

00のAC電源が取り出される。このAC電源は、電源供給回路14へ供給され、この中のコンバータ14CでAC-DC変換が行われ、これによってDC電源が電源形成回路15へ供給される。この電源形成回路15では、スイッチングレギュレータ15a, 15b, 15cによって複数のDC電源($V_1 \sim V_3$)が形成され、これらが各回路へ供給される。

【0021】

そして、上記DC電源がCCD駆動回路13へ供給されると、このCCD駆動回路13によってCCD12が駆動され、被観察体が撮像される。このCCD12から出力された撮像信号(映像信号)は、バッファ20を介して波形重畳回路17へ供給され、この波形重畳回路17によって、映像信号がAC電源上に重畳されると同時に、タイミングジェネレータ19から出力された周波数19.0632MHzの基準パルス(クロック信号)が10パルス程度、同期用信号として上記映像信号の水平走査ブランキング期間に重畳される。

【0022】

即ち、図3(B)に示されるように、交流波形100の上に図3(A)の水平走査同期のタイミングで第1フィールド(インターレース走査する場合)の水平ライン信号波形(実質的な映像部分) $S_{a1}, S_{a2} \dots$ 、第2フィールドの水平ライン信号波形 $S_{b1}, S_{b2}, S_{b3} \dots$ が重畳される。そして、この第1フィールドの第1水平ライン(1H)のブランキング期間 B_{a1} に、基準パルス S_e が10パルス程度、重畳され、この基準パルスは映像信号と共に電磁結合部10を介してプロセッサ装置Bへ送られる。

【0023】

一方、プロセッサ装置Bの波形分離回路25では、上記電磁結合部10を介して供給される信号成分が分離されることになり、図3(E)に示されるHPF出力が得られる。このHPF16aの出力は、図3(F)のようにブランキング期間 B_{a1} から分離したスコープ側基準パルス S_e と、図3(G)のように水平ライン信号 $S_{a1}, S_{a2}, \dots, S_{b1}, S_{b2} \dots$ からなりレベルシフトされた映像信号に分離され、前者のスコープ側基準パルス S_e は位相比較回路26を介して同期信号発生器27へ供給され、後者の映像信号はCDS回路32へ供給される。そして、上記の位相比較回路26及び同期信号発生器27では、PLLが機能し可変容量ダイオード27bに加えられる電圧が変化することによって上記基準パルス S_e (周波数19.0632MHz)に同期したクロック信号、そして水平同期信号、垂直同期信号等のタイミング信号が形成される。

【0024】

即ち、上記の基準パルス S_e の重畳位置が第1フィールドの第1水平ライン信号であることが予め決められているので、上記同期信号発生器27では、このパルス S_e の入力に基づいて水平走査の同期、垂直走査の同期がとれることになり、これらの水平同期信号及び垂直同期信号或いはその他のタイミング信号は、CDS回路32等へ供給される。そして、このCDS回路32では、入力された映像信号が相関二重サンプリングされ、次段のA/D変換器33でデジタル信号とされた信号は、DSP回路34にてカラー映像処理が施され、電子ズーム回路35、D/A変換器36及びアンプ37を介してモニタへ供給される。

【0025】

ところで、当該実施例はスコープA側の基準パルス(クロック信号)とプロセッサ装置B側の基準パルスの周波数が相違しており、プロセッサ装置Bにてスコープ側基準パルスに基づいて同期をとるだけでは、不十分となる。即ち、10パルス程度の基準パルスは、スコープAからプロセッサ装置Bまでの長さを伝送すること、電磁結合部10を通すこと、PLLを構成する回路が温度特性を持つこと等によって、その波形に歪みが生じ、この波形歪みによって正確な同期状態が得られなくなる。そこで、当該例では、スコープAでもプロセッサ側基準パルスに基づいて同期をとるようにしている。

【0026】

第1実施例のプロセッサ装置Bの同期信号発生器27では、発振器27aの発振周波数2 50

8.6363 MHz を 2/3 分周した周波数 19.0909 MHz のプロセッサ側基準パルスが形成され、マイコン 31 の制御に基づき、波形重畳回路 24 にて、上記プロセッサ側基準パルスが 10 パルス程度、入力され、この基準パルスが同期用信号として上記映像信号の第 2 フィールド第 1 水平ライン信号のブランキング期間に重畳される。即ち、図 3 (B) に示されるように、供給電源上における第 2 フィールドの第 1 水平ライン (1H) のブランキング期間 B_{b1} に、基準パルス S_p が 10 パルス程度、重畳される。

【0027】

そして、スコープ A の波形分離回路 16 では、図 3 (D) に示されるように、HPF 16a によって第 2 フィールド第 1 水平ライン信号 S_{b1} のブランキング期間 B_{b1} に存在するプロセッサ側基準パルス S_p が分離され、この基準パルス S_p は位相比較回路 18 を介してタイミングジェネレータ 19 へ供給される。このタイミングジェネレータ 19 では、PLL が機能し可変容量ダイオード 19b に加えられる電圧が変化することによって、上記基準パルス S_p (周波数 19.0909 MHz) に同期したクロック信号が形成される。即ち、上記プロセッサ側基準パルス S_p の重畳位置が第 2 フィールドの第 1 水平ライン信号であるので、このパルス S_p の入力によって水平走査の同期、垂直走査の同期がとれることになる。

【0028】

このようにして、プロセッサ装置 B では、第 1 フィールド第 1 水平ライン信号 S_{a1} に重畳したスコープ側基準パルス S_e に同期させ、かつスコープ A では、第 2 フィールド第 1 水平ライン信号 S_{b1} に重畳したプロセッサ側基準パルス S_p に同期させることにより、波形歪みの生じない安定した信号同期が行われる。

【0029】

そして、当該例の電子ズーム回路 35 では、水平ライン信号 (水平幅) の補正が行われる。当該例では、スコープ側基準パルスの周波数 19.0632 MHz とプロセッサ側基準パルスの周波数 19.0909 MHz が相違することから、図 4 に示されるように、モニタ 38 に表示された例えば円形被写体を考えると (又はこの円形を対物光学系の観察光路域と考えてもよい)、二点鎖線 f_1 のように水平方向の幅が縮小し、像が左側に寄った映像となる。

【0030】

そこで、当該例の電子ズーム回路 35 では、上記同期信号発生器 27 にて発振周波数 28.6363 MHz から形成した約 63.5 μ sec の水平同期信号によって、水平ライン信号を補正する。即ち、電子ズーム回路 35 に設けられた画像メモリにおいて、スコープ側基準パルスに同期したタイミングで書き込まれた画像データを、約 63.5 μ sec の水平同期信号のタイミングで読み出すことにより、図 4 の画素 h (数画素 ~ 数十画素) 分が引き伸ばされ、実線 f_2 のように良好な円形となる被写体が形成される。

【0031】

上記第 1 実施例では、スコープ側基準パルス S_e とプロセッサ側基準パルス S_p の双方を重畳するようにしたが、いずれか一方のみを重畳するようにしてもよいし、またスコープ側基準パルス S_e を第 1 フィールドの他の水平ライン信号のブランキング期間に重畳し、プロセッサ側基準パルス S_p を第 2 フィールドの他の水平ライン信号のブランキング期間に重畳してもよい。更に、ノンインターレース走査の場合は、スコープ側基準パルス S_e を第 1 (最初の) フレームの第 1 水平ライン信号のブランキング期間に重畳し、プロセッサ側基準パルス S_p を第 2 フレームの第 1 水平ライン信号のブランキング期間に重畳することができる。

【0032】

また、上記第 1 実施例とは逆に、プロセッサ側基準パルス S_p を第 1 フィールド (又は第 1 フレーム) の第 1 水平ライン信号のブランキング期間 (B_{a1}) に重畳し、スコープ側基準パルス S_e を第 2 フィールド (又は第 2 フレーム) の第 1 水平ライン信号のブランキング期間 (B_{b1}) に重畳することもできる。即ち、プロセッサ装置 B から先にプロセッサ側基準信号を送った場合でも、スコープ A のタイミングジェネレータ 19 では上記基準

10

20

30

40

50

パルスに同期したクロック信号が形成され、かつこの基準パルスの位置が第 1 フィールドの第 1 水平ライン信号（水平同期信号）であることが認識できるので、水平走査の同期、垂直走査の同期がとれることになる。

【 0 0 3 3 】

図 5 には、本発明の第 2 実施例の構成が示されており、この第 2 実施例は更に高精度の信号処理を実現するために双方の基準パルスを 1 フィールド内に交互に繰り返して重畳したものである。即ち、図 1 の C D S（相関二重サンプリング）回路 3 2 では、C C D 1 2 の出力信号が画素単位でサンプルホールドされており、例えば図 5（A）の水平ライン信号に示されるように、上記 C C D 1 2 の出力は画素単位に降下する信号となるが、これが上記 C D S 回路 3 2 を通ると、図 5（B）のように、画素単位の振幅がホールドされ、図 5（A）の C C D 出力振幅の包絡線からなる信号が映像信号として抽出される。 10

【 0 0 3 4 】

しかし、上記同期信号発振器 2 7 から出力されるタイミングパルスに、C C D 1 2 側の出力（読出し）タイミングパルスとの位相ずれが僅かでもあれば、サンプリングされる画素信号の振幅を正確に捉えることができなくなり、良好な映像信号が得られない結果となる。特に、スコープ A とプロセッサ装置 B とで異なる周波数の発振器 1 9 a , 2 7 a を用いる場合は、双方の基準パルスの位相が最初から一致せず、位相ずれも大きくなる。そこで、第 2 実施例では、映像信号の 1 フィールド内水平ライン信号のブランキング期間毎にスコープ側基準パルスとプロセッサ側基準パルスを交互に重畳する。

【 0 0 3 5 】

図 6 には、この第 2 実施例の電磁結合部 1 0 にて供給される A C 電源及び信号が示されており、供給される A C 電源上には、第 1 実施例と同様に、水平走査期間 1 H , 2 H , 3 H ... の水平ライン（走査）信号 S_{a1} , S_{a2} , S_{a3} ... からなる映像信号（四角部分は実質の映像部分）がフィールド単位で重畳される。そして、スコープ A では、この 1 フィールド内の例えば水平ライン信号 S_{a1} , S_{a3} , S_{a5} ... のブランキング期間 B_{a1} , B_{a3} , B_{a5} ... に、周波数 1 9 . 0 6 3 2 M H z のスコープ側基準パルス S_e が 1 0 パルス程度、重畳され、またプロセッサ装置 B では、交互となる水平ライン信号 S_{a2} , S_{a4} , S_{a6} ... のブランキング期間 B_{a2} , B_{a4} , B_{a6} ... に、周波数 1 9 . 0 9 0 9 M H z（発振周波数 2 8 . 6 3 6 3 M H z を 2 / 3 分周したもの）の基準パルス S_p が 1 0 パルス程度、重畳される。 20 30

【 0 0 3 6 】

このような重畳動作と同時に、基準パルス S_e を入力した位相比較回路 2 6 及び同期信号発生回路 2 7 では、P L L 動作により基準パルス S_e に同期した信号が形成され、基準パルス S_p を入力した位相比較回路 1 8 及びタイミングジェネレータ 1 9 でも、P L L 動作により基準パルス S_p に同期した信号が形成され、これらの同期信号によって、クロック信号、次の基準パルス、そして水平同期信号、垂直同期信号等のタイミング信号が形成される。

【 0 0 3 7 】

このような基準パルス S_e , S_p の双方向の送信及び同期は、スコープ A から映像信号が出力される限りにおいて継続されており、第 2 実施例では、C C D 1 2 の読出しタイミングに同期したタイミング信号を C D S 回路 3 2 に供給することができ、この C D S 回路 3 2 では良好な相関二重サンプリング及びホールドが行われる。この結果、画素信号振幅の包絡線を正確に捉えた映像信号が形成される。 40

【 0 0 3 8 】

また、この第 2 実施例では、スコープ A のタイミングジェネレータ 1 9 に水晶発振器 1 9 a を用い、プロセッサ装置 B の同期信号発生器 2 7 に L C R 発振器 2 7 a を用いることにより、大きな位相ずれに対しても良好に追従した同期動作を行えるという利点がある。即ち、L C R 発振器 2 7 a は水晶発振器 1 9 a に比較して Q 値幅が大きくなるので、スコープ A とプロセッサ装置 B とで周波数の異なる発振器を搭載する場合でも、基準パルス S_e , S_p の交互の送信に基づいた良好な同期信号によって、映像信号のサンプルホールドを 50

正確に行うことが可能となる。また、第2実施例において、ノンインターレース走査の場合は、1フレーム内の水平走査ブランキング期間毎に、スコープ側基準パルス S_e とプロセッサ側基準パルス S_p を交互に重畳することになる。

【0039】

なお、上記第1及び第2実施例では、画素数の異なるCCD(27万画素)を搭載したスコープAをプロセッサ装置Bに接続する場合を説明したが、プロセッサ装置Bで標準となる画素数、例えば41万画素のCCDを搭載したスコープを接続することができ、この場合も本発明を同様に適用して処理の精度を向上させることができる。

【0040】

【発明の効果】

以上説明したように、本発明によれば、電子内視鏡とプロセッサ装置との間を電磁結合部で電磁的に結合し、電子内視鏡側では供給電源上に映像信号を重畳し、かつ例えば映像信号のフィールド又はフレームのブランキング期間に電子内視鏡側基準パルス又はプロセッサ側基準パルスを重畳し、これらの基準パルスに同期したタイミング信号によって映像処理を行うようにしたので、電源線や信号線を用いることなく、電磁結合部にて電子内視鏡とプロセッサ装置を接続することができ、この結果、接続ピンの接触不良等もなくなり、製作コストも削減される。また、上記電磁結合部にて電子内視鏡とプロセッサ装置との間の電氣的なアイソレーションをとることができ、従来において採用されているアイソレーション手段をなくして構成の簡略化が図れるという利点もある。更に、画素数の異なる撮像素子を搭載する電子内視鏡を用いる場合でも良好な映像を形成することが可能となる。

【0041】

また、請求項2乃至4の発明によれば、画素数の異なる撮像素子を搭載する電子内視鏡を用いる場合でも良好な映像を形成することが可能となり、請求項3の発明の場合は、水平方向の幅が縮小又は拡大する状態が解消され、良好な画像が得られる。更に、請求項4の発明の場合は、サンプルホールドを正確に行うことができ、被観察体の映像を更に良好に形成・表示することが可能となる。

【図面の簡単な説明】

【図1】本発明の第1実施例に係る電子内視鏡装置の構成を示すブロック図である。

【図2】第1実施例の電源供給回路、電源形成回路、波形分離回路及び波形重畳回路の具体的な構成を示す図である。

【図3】第1実施例で用いられるAC電源及び信号を重畳及び分離する状態を示す波形図である。

【図4】第1実施例で処理され、モニタ上に表示された円形被写体を示す図である。

【図5】図1のCDS回路におけるサンプリング処理を示す波形図である。

【図6】第2実施例の波形重畳回路により供給(AC)電源上に伝送信号が重畳された状態を示す図である。

【符号の説明】

A ... スコープ(電子内視鏡)、B ... プロセッサ装置、
 12 ... CCD、14 ... 電源供給回路、
 14C ... コンバータ、16, 25 ... 波形分離回路、
 16a ... HPF(高域通過フィルタ)、
 16b ... LPF(低域通過フィルタ)、
 17, 24 ... 波形重畳回路、
 19 ... タイミングジェネレータ(TG)、
 19a ... 水晶発振器、21, 31 ... マイコン、
 23 ... 電源供給回路、18, 26 ... 位相比較回路、
 27 ... 同期信号発生器(SSG)、
 27a ... LCR発振器、32 ... CDS回路、
 34 ... DSP回路、35 ... 電子ズーム回路。


10

20


30

40


【図 1】




【図 2】




【図 3】




【図 5】



【図 4】



【図 6】



フロントページの続き

(51) Int.Cl.⁷

F I

テーマコード (参考)

H 0 4 N 7/18

M

专利名称(译)	电子内视镜装置		
公开(公告)号	JP2004081748A	公开(公告)日	2004-03-18
申请号	JP2002250406	申请日	2002-08-29
[标]申请(专利权)人(译)	富士写真光机株式会社		
申请(专利权)人(译)	富士摄影光学有限公司		
[标]发明人	阿部一則		
发明人	阿部 一則		
IPC分类号	G02B23/24 A61B1/04 H04N5/04 H04N5/225 H04N7/18		
FI分类号	A61B1/04.362.J A61B1/04.372 G02B23/24.B H04N5/04.101 H04N5/225.C H04N7/18.M A61B1/00.680 A61B1/00.682 A61B1/00.683 A61B1/05 H04N5/225 H04N5/225.500 H04N5/232.290 H04N5/232.300 H04N5/232.410		
F-TERM分类号	2H040/FA13 2H040/GA02 2H040/GA11 4C061/AA00 4C061/BB00 4C061/CC06 4C061/DD03 4C061/GG01 4C061/JJ11 4C061/LL01 4C061/NN03 4C061/UU01 5C020/AA04 5C020/AA07 5C020/AA11 5C022/AA09 5C022/AB40 5C022/AC42 5C022/AC69 5C022/AC75 5C054/AA01 5C054/BA02 5C054/CC07 5C054/DA07 5C054/EC01 5C054/EC06 5C054/HA12 4C161/AA00 4C161/BB00 4C161/CC06 4C161/DD03 4C161/GG01 4C161/JJ11 4C161/LL01 4C161/NN03 4C161/UU01 5C122/DA26 5C122/EA55 5C122/FG12 5C122/FH17 5C122/GF04 5C122/HA45 5C122/HB02 5C122/HB05		
其他公开文献	JP4187486B2 JP2004081748A5		
外部链接	Espacenet		

摘要(译)

解决的问题：通过电磁耦合示波器和处理器设备消除电线，即使电磁耦合也能形成良好的图像。解决方案：示波器A和处理器设备B通过电磁耦合部分10电磁耦合，视频信号被叠加在示波器A侧提供的交流电源上，并且该视频信号的第一场第一场被叠加。示波器侧参考脉冲被叠加在水平线信号的消隐周期上，并且处理器装置B将处理器侧参考脉冲叠加在第二场第一水平线信号的消隐周期上。然后，通过与这些参考脉冲同步的各种定时信号进行图像处理。此外，两个参考脉冲可以在一个场中交替地叠加以重复执行同步操作。[选型图]图1

